[发明专利]高密度三维结构半导体存储器及制备方法在审

专利信息
申请号: 201910726539.8 申请日: 2019-08-07
公开(公告)号: CN110610943A 公开(公告)日: 2019-12-24
发明(设计)人: 彭泽忠 申请(专利权)人: 成都皮兆永存科技有限公司
主分类号: H01L27/11551 分类号: H01L27/11551;H01L27/11573;H01L27/11526;H01L27/11578
代理公司: 51215 成都惠迪专利事务所(普通合伙) 代理人: 刘勋
地址: 610000 四川省成都市高新*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 高密度三维结构半导体存储器及制备方法,涉及半导体存储器技术。本发明的存储器包括三维存储体和选择MOS管区域;所述三维存储体包括:至少两个导电条层,每个导电条层包括至少3条并列的导电条;设置于同层且相邻两个导电条之间的立柱,立柱的轴线垂直于导电条的轴线,立柱具有导电性;在立柱和导电条交叉处设置有存储单元;其特征在于,所述选择MOS管为层状平面结构,其衬底、掺杂区、栅极介质区和栅区皆为垂直于立柱轴线的平面结构体。本发明的存储器完全可以基于标准MOS工艺实现,具有更低的成本和更高的良率。
搜索关键词: 导电条 立柱 半导体存储器 三维存储 存储器 导电性 标准MOS工艺 平面结构体 层状平面 存储单元 立柱轴线 三维结构 栅极介质 轴线垂直 掺杂区 交叉处 衬底 良率 同层 栅区 制备 并列 垂直
【主权项】:
1.高密度三维结构半导体存储器,包括三维存储体和选择MOS管区域;所述三维存储体包括:/n至少两个导电条层,每个导电条层包括至少3条并列的导电条;/n设置于同层且相邻两个导电条之间的立柱,立柱的轴线垂直于导电条的轴线,立柱具有导电性;/n在立柱和导电条交叉处设置有存储单元;/n其特征在于,所述选择MOS管为层状平面结构,其衬底、掺杂区、栅极介质区和栅区皆为垂直于立柱轴线的平面结构体。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都皮兆永存科技有限公司,未经成都皮兆永存科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910726539.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top