[发明专利]高密度三维结构半导体存储器及制备方法在审
申请号: | 201910726539.8 | 申请日: | 2019-08-07 |
公开(公告)号: | CN110610943A | 公开(公告)日: | 2019-12-24 |
发明(设计)人: | 彭泽忠 | 申请(专利权)人: | 成都皮兆永存科技有限公司 |
主分类号: | H01L27/11551 | 分类号: | H01L27/11551;H01L27/11573;H01L27/11526;H01L27/11578 |
代理公司: | 51215 成都惠迪专利事务所(普通合伙) | 代理人: | 刘勋 |
地址: | 610000 四川省成都市高新*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 高密度三维结构半导体存储器及制备方法,涉及半导体存储器技术。本发明的存储器包括三维存储体和选择MOS管区域;所述三维存储体包括:至少两个导电条层,每个导电条层包括至少3条并列的导电条;设置于同层且相邻两个导电条之间的立柱,立柱的轴线垂直于导电条的轴线,立柱具有导电性;在立柱和导电条交叉处设置有存储单元;其特征在于,所述选择MOS管为层状平面结构,其衬底、掺杂区、栅极介质区和栅区皆为垂直于立柱轴线的平面结构体。本发明的存储器完全可以基于标准MOS工艺实现,具有更低的成本和更高的良率。 | ||
搜索关键词: | 导电条 立柱 半导体存储器 三维存储 存储器 导电性 标准MOS工艺 平面结构体 层状平面 存储单元 立柱轴线 三维结构 栅极介质 轴线垂直 掺杂区 交叉处 衬底 良率 同层 栅区 制备 并列 垂直 | ||
【主权项】:
1.高密度三维结构半导体存储器,包括三维存储体和选择MOS管区域;所述三维存储体包括:/n至少两个导电条层,每个导电条层包括至少3条并列的导电条;/n设置于同层且相邻两个导电条之间的立柱,立柱的轴线垂直于导电条的轴线,立柱具有导电性;/n在立柱和导电条交叉处设置有存储单元;/n其特征在于,所述选择MOS管为层状平面结构,其衬底、掺杂区、栅极介质区和栅区皆为垂直于立柱轴线的平面结构体。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都皮兆永存科技有限公司,未经成都皮兆永存科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910726539.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的