[发明专利]一种基于SoC FPGA的动车组塞拉门控制系统

摘要

本发明属于轨道交通技术领域，涉及一种基于SoC FPGA的动车组塞拉门控制系统。本发明包括车门主程序子系统和电机运动控制子系统。本发明基于集成ARM硬核的SoC FPGA芯片。车门主程序子系统采用冗余设计，车门主程序1运行于ARM硬核上，车门主程序2运行于FPGA例化出的软核上，车门主程序1和车门主程序2执行相同的逻辑。电机运动控制子系统完全由FPGA实现，采用矢量控制理论控制无刷直流电机，与车门主程序子系统并行运行，通过AXI4‑Lite总线与车门主程序子系统通信。本发明可避免系统层面的共因故障，电机控制频率高，响应速度块，提高动车组塞拉门系统的安全性和稳定性。

主权项

1.一种基于SoC FPGA的动车组塞拉门控制系统，包括车门主程序子系统和电机运动控制子系统，其特征在于：/n基于集成ARM硬核的SoC FPGA芯片；车门主程序子系统采用冗余设计，车门主程序1运行于ARM硬核上，车门主程序2运行于FPGA例化出的软核上，车门主程序1和车门主程序2执行相同的逻辑；电机运动控制子系统完全由FPGA实现，采用矢量控制理论控制无刷直流电机，用于控制车门的运动状态，与车门主程序子系统并行运行，通过AXI4-Lite总线与车门主程序子系统通信；/n车门主程序子系统采用冗余设计，ARM硬核上运行Linux系统，Linux系统上运行车门主程序1；FPGA上例化软核，软核上运行Xilkernel系统，Xilkernel系统上运行车门主程序2；车门主程序1和车门主程序2执行相同的逻辑；车门主程序1控制第1路输出信号，车门主程序2控制第2路输出信号；第1路输出信号和第2路输出信号通过输出信号选择，确定最终的输出信号；看门狗1监控车门主程序1的运行状态，正常运行时，车门主程序1通过喂狗信号1喂看门狗1；看门狗2监控车门主程序2的运行状态，正常运行时，车门主程序2通过喂狗信号2喂看门狗2；看门狗1的超时信号1、看门狗2的超时信号2连接至输出信号选择，供输出信号选择时使用；看门狗1提供给车门主程序1超时信号1和复位信号1，看门狗2提供给车门主程序2超时信号2和复位信号2；输出信号选择通过记录信号通知车门主程序1和车门主程序2记录当前的调试信息；车门主程序1和车门主程序2之间可读取对方的状态；/n电机运动控制子系统，其完全由FPGA实现，应用矢量控制理论驱动无刷直流电机，无刷直流电机反馈3路霍尔信号给霍尔解码模块，霍尔解码模块将处理后的3路霍尔信号传递给霍尔信号断线故障检测模块，同时计算出无刷直流电机的转速ω和转子位置θ，ω在之后用于与设定转速ω^*比较，θ传递给park变换模块和park反变换模块；霍尔信号断线故障检测模块，依据霍尔解码模块处理后的3路霍尔信号，判断霍尔信号线是否正常连接；设定转速ω^*与霍尔解码模块算得的ω做差，结果输入到PID ω模块；PID ω模块计算结果为传递给三相断线故障检测模块，还会被用来与park变换模块算得的i_q做差；ADC解码模块从驱动模块驱动无刷直流电机的三相电压脉冲U_a、U_b和U_c上采样，计算出无刷直流电机三相电流值i_u、i_v和i_w；i_u、i_v和i_w传递给clarke变换模块和三相断线故障检测模块；clarke变换模块将ADC解码模块算得的i_u、i_v和i_w进行clarke坐标变换后得到i_α和i_β；i_α和i_β传递给park变换模块；park变换模块通过霍尔解码模块算得的θ和clarke变换模块算得的i_α、i_β，进行park坐标变换，得到i_q和i_d；PID ω模块算得的与park变换模块算得的i_q做差，结果输入PID i_q模块；PID i_q模块计算结果为u_q，u_q传递给park反变换模块；0与park变换模块算得的i_d做差，结果输入PID i_d模块；PID i_d模块计算结果为u_d，u_d传递给park反变换模块；park反变换模块将PID i_q模块算得的u_q、PID i_d模块算得的u_d和霍尔解码模块算得的θ进行park坐标反变换，算得u_α和u_β；u_α和u_β传递给SVPWM模块，产生6路PWM信号，传递给驱动模块，驱动模块输出三相电压脉冲U_a、U_b和U_c驱动无刷直流电机；三相断线故障检测模块，通过ADC解码模块算得的i_u、i_v、i_w和PID ω模块算得的来判断无刷直流电机的三相电线是否接好。/n