[发明专利]一种时间域ADC全摆幅前端电路有效
| 申请号： | 201910745820.6 | 申请日： | 2019-08-13 |
| 公开（公告）号： | CN110690900B | 公开（公告）日： | 2021-07-02 |
| 发明（设计）人： | 刘马良;朱禹;朱樟明;杨银堂 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H03M1/06 | 分类号： | H03M1/06;H03M1/12 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 张捷 |
| 地址： | 710000 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种时间域ADC全摆幅前端电路，包括，第一比较器、数字编码模块、第一核心电路和第二核心电路，第一比较器用于判断输入的第一差分信号与第二差分信号的大小，并将判断结果传送至数字编码模块；数字编码模块根据判断结果输出数字信号；第一核心电路包括第一置位电平选择开关，第一置位电平选择开关根据数字信号选择电压信号，第一核心电路对第一差分信号进行采样处理输出Start信号；第二核心电路包括第二置位电平选择开关，第二置位电平选择开关根据数字信号选择电压信号，第二核心电路对第二差分信号进行采样处理输出Stop信号。本发明的时间域ADC全摆幅前端电路可以扩宽至全摆幅。 | ||
| 搜索关键词： | 一种 时间 adc 全摆幅 前端 电路 | ||
【主权项】：
1.一种时间域ADC全摆幅前端电路，其特征在于，包括：第一比较器(COM1)、数字编码模块(1)、第一核心电路(2)和第二核心电路(3)，其中，/n所述第一比较器(COM1)的负输入端输入第一差分信号(VIN_N)，正输入端输入第二差分信号(VIN_P)，输出端连接所述数字编码模块(1)的输入端(in)，所述第一比较器(COM1)用于判断所述第一差分信号(VIN_N)和所述第二差分信号(VIN_P)的大小，并输出判断结果；/n所述数字编码模块(1)的第一输出端(O1)连接所述第一核心电路(2)，第二输出端(O2)连接所述第二核心电路(3)，所述数字编码模块(1)用于根据所述判断结果向所述第一核心电路(2)输出第一数字信号，向所述第二核心电路(3)输出第二数字信号；/n所述第一核心电路(2)包括第一选择开关(S
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910745820.6/，转载请声明来源钻瓜专利网。
