[发明专利]一种基于FPGA的DDC控制器及数据处理方法

摘要

本发明实施例公开了一种基于FPGA的DDC控制器及数据处理方法，用于提高系统的稳定性，降低功耗，减轻处理器的负担。本发明实施例方法包括：FPGA构建的片上系统、随机存储器SRAM、脚本存储器、多路RS485电平转换、实时钟、DI/DO电路及AI/AO电路、TCP/IP网络接口及FPGA配置电路；FPGA构建的片上系统包括NIOS处理器、多路硬件PID、看门狗电路WD、I2C通讯接口、SPI通讯接口及多路RS485串行通讯接口；随机存储器SRAM提供代码及数据存储空间；脚本存储器存储脚本；DI/DO电路进行信号转换及隔离；FPGA配置电路在上电时进行SOPC系统重构并完成控制代码的转移与引导；NIOS处理器进行脚本的翻译与执行、数据通讯，通过SPI通讯接口与A/D及D/A转换电路通讯，通过SPI通讯接口与TCP/IP网络接口进行通讯。

主权项

1.一种基于FPGA的DDC控制器，其特征在于，包括：/nFPGA构建的片上系统、随机存储器SRAM、脚本存储器、多路RS485电平转换、实时钟、DI/DO电路及AI/AO电路、TCP/IP网络接口及FPGA配置电路；/n其中，所述FPGA构建的片上系统包括NIOS处理器、多路硬件PID、看门狗电路WD、I2C通讯接口、SPI通讯接口及多路RS485串行通讯接口；/n所述随机存储器SRAM，用于为所述NIOS处理器提供代码及数据存储空间；/n所述脚本存储器，用于存储脚本；/n所述DI/DO电路，用于进行信号转换及隔离，使外部电路能与所述NIOS处理器进行通讯并隔离；/n所述FPGA配置电路，用于在上电时进行SOPC系统重构并完成控制代码的转移与引导；/n所述NIOS处理器，为系统控制核心，控制各部件协调工作包括但不限于：用于调用所述脚本存储器中存储的脚本，进行所述脚本的翻译与执行、数据通讯，还用于DI/DO功能，及通过所述SPI通讯接口与A/D及D/A转换电路通讯实现AI/AO功能，通过所述SPI通讯接口与所述TCP/IP网络接口进行通讯；/nTCP/IP网络接口，用于对DDC控制器进行远程监控并下发脚本；/n所述多路硬件PID，用于根据设定参数和输入值进行PID运算；/n所述看门狗电路WD，用于接收所述NIOS处理器的喂狗信号并在软件跑飞时自动复位处理器；/n所述实时钟，用于通过所述I2C通讯接口进行通讯，为系统提供实时钟信号；/n所述多路RS485串行通讯接口，用于所述NIOS处理器与外部扩展模块进行通讯；负责数据收发，并提供收发电路切换信号；所述多路RS485实现电平转换，将所述FPGA构建的片上系统的TTL信号转换为RS485总线信号。/n