[发明专利]一种具有自偏置分离栅结构IGBT有效
| 申请号： | 201910777454.2 | 申请日： | 2019-08-22 |
| 公开（公告）号： | CN110491937B | 公开（公告）日： | 2021-04-13 |
| 发明（设计）人： | 张金平;王康;赵阳;刘竞秀;李泽宏;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L21/331;H01L29/06 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 孙一峰 |
| 地址： | 611731 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明属于功率半导体器件技术领域，涉及一种具有自偏置PMOS的分离栅TIGBT及其制作方法。本发明通过在传统的TIGBT基础上引入PMOS结构，在不减小沟道密度的情形下，有效的改善器件正向导通时的饱和电流，提高了器件的短路安全工作能力，同时PMOS结构提供的额外电流泄放通路加速了器件在阻断状态抽取空穴的速度，因此提高了器件的开关速度，减小了器件的开关损耗。同时，对于具有N型电荷存储层的TIGBT，P型埋层能够屏蔽N型电荷存储层对器件击穿特性的影响，因此可以提高N型电荷存储层的掺杂浓度进一步的改善器件正向导通时载流子分布，提高漂移区的电导调制能力，进一步的改善了器件正向导通压降V |
||
| 搜索关键词： | 一种 具有 偏置 分离 结构 igbt | ||
【主权项】：
1.一种具有自偏置分离栅结构IGBT，包括：集电极金属(1)、位于集电极金属(1)上表面的为P+型集电区(2)、位于P+型集电区(2)上表面的N型场阻止层(3)、位于N型场阻止层(3)上表面的N-漂移区(4)；所述位于N-漂移区(4)上层从一端到另一端依次具有P型浮空区(8)、沟槽栅结构和N型电荷存储层(7)，N型电荷存储层(7)的掺杂浓度大于或等于N-漂移区(4)的掺杂浓度；P型浮空区(8)和沟槽栅结构的结深大于N型电荷存储层(7)的结深；N型电荷存储层(7)上表面具有P型基区(9)，P型基区(9)上表面并排设置有相互独立的N+发射区(11)、P+发射区(10)，N+发射区(11)位于靠近沟槽栅结构一侧；其特征在于，所述沟槽栅结构包括分离栅介质层(51)、分离栅电极(52)、沟槽栅介质层(61)和沟槽栅电极(62)，分离栅电极(52)的结深大于N型电荷存储层(7)的结深，沟槽栅电极(61)的结深大于P型基区(9)的结深并小于N型电荷存储层(7)的结深；分离栅电极(52)半包围沟槽栅电极(61)；分离栅电极(52)的底部通过分离栅介质层(51)与N-漂移区(4)隔离，分离栅电极(52)的侧面通过分离栅介质层(51)与P型浮空区(8)、N型电荷存储层(7)隔离；沟槽栅电极(62)通过栅介质层(61)与N+发射区(11)、P型基区(9)和N型电荷存储层(7)隔离；分离栅电极(52)通过分离栅介质层(51)与沟槽栅电极(61)隔离；分离栅介质层(51)上表面具有介质层(122)，分离栅电极(52)上表面具有第一金属(141)；沟槽栅电极(61)上表面具有介质层(121)；P型浮空区(8)上表面具有第二金属(142)；N+发射区(11)、P+发射区(10)上表面具有发射极金属(13)；第一金属(141)通过二极管与第二金属(142)连接，二极管的正极接第一金属(141)；第一金属(141)通过电容与发射极金属(13)连接。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910777454.2/，转载请声明来源钻瓜专利网。
- 上一篇：双多晶硅栅的载流子存储型IGBT器件
- 下一篇：半导体装置
- 同类专利
- 专利分类
