[发明专利]VLD终端的制造方法及VLD终端有效
| 申请号： | 201910780944.8 | 申请日： | 2019-08-22 |
| 公开（公告）号： | CN110491779B | 公开（公告）日： | 2022-05-20 |
| 发明（设计）人： | 左义忠 | 申请（专利权）人： | 吉林华微电子股份有限公司 |
| 主分类号： | H01L21/265 | 分类号： | H01L21/265;H01L21/033 |
| 代理公司： | 北京超凡宏宇专利代理事务所(特殊普通合伙) 11463 | 代理人： | 荣颖佳 |
| 地址： | 132013 吉*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种VLD终端的制造方法及VLD终端，涉及半导体器件领域，包括在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口；在半导体单晶材料的表面淀积多晶硅层；获取掩膜版，并将掩膜版分割成多个分区；按照预设的第一刻开区宽度，确定每个分区的窗口面积；基于每个分区的窗口面积，按照预设的第二刻开区宽度对每个分区进行刻开，在掩膜版上形成多个注入窗口；在多晶硅层上形成光刻胶；利用掩膜版，通过光刻工艺在光刻胶上形成注入掩蔽窗口；在多晶硅层中注入杂质，形成VLD终端。本发明可以使VLD终端横向上杂质浓度连续变化，减小浓度波动，提高终端效率。 | ||
| 搜索关键词： | vld 终端 制造 方法 | ||
【主权项】：
1.一种VLD终端的制造方法，其特征在于，所述方法包括：/n在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口；/n在所述半导体单晶材料的表面淀积多晶硅层；/n获取掩膜版，并将所述掩膜版分割成多个分区；/n按照预设的第一刻开区宽度，确定每个所述分区的窗口面积；/n基于每个所述分区的所述窗口面积，按照预设的第二刻开区宽度对每个所述分区进行刻开，在所述掩膜版上形成多个注入窗口；/n在所述多晶硅层上形成光刻胶；/n利用所述掩膜版，通过光刻工艺在所述光刻胶上形成注入掩蔽窗口；/n在所述多晶硅层中注入杂质，形成VLD终端。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吉林华微电子股份有限公司，未经吉林华微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910780944.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
