[发明专利]铜互连工艺的制造过程

摘要

本发明涉及铜互连工艺的制造过程，涉及半导体集成电路制造工艺，藉由UTM介质阻挡层沉积工艺；UTM通孔氧化层沉积工艺；UTM介质阻挡层沉积工艺；UTV光刻工艺；UTV刻蚀工艺；UTV湿法清洗工艺；UTM通孔氧化层沉积工艺；UTM介电抗反射层(DARC)沉积工艺；UTM光刻工艺；UTM刻蚀工艺；UTM湿法清洗工艺；UTM掩埋种子层沉积工艺；UTM电镀铜工艺及铜平坦化工艺形成铜互连线，此形成铜互连工艺步骤少，成本低，且可提高铜互连的性能和可靠性。

主权项

1.一种铜互连工艺的制造过程，其特征在于，包括：/nS1：UTM介质阻挡层沉积工艺，在设置有底部金属槽的底部介质层的上表面进行UTM介质阻挡层沉积工艺，形成第一介质阻挡层；/nS2：UTM通孔氧化层沉积工艺，在第一介质阻挡层上形成第一通孔氧化层；/nS3：UTM介质阻挡层沉积工艺，在第一通孔氧化层上进行UTM介质阻挡层沉积工艺，形成第二介质阻挡层；/nS4：在第二介质阻挡层上旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻，光阻部分覆盖第二介质阻挡层的上表面；/nS5：以步骤S4中的光阻为掩膜进行大尺寸顶层通孔刻蚀工艺，去除剩余光刻胶形成贯穿第二介质阻挡层以及部分第一通孔氧化层的通孔；/nS6：进行湿法清洗工艺；/nS7：UTM通孔氧化层沉积工艺，形成第二通孔氧化层，第二通孔氧化层覆盖第二介质阻挡层；/nS8：UTM介电抗反射层沉积工艺，形成介电抗反射层；/nS9：旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻，光阻部分覆盖介电抗反射层的上表面；/nS10：以步骤S9中的光阻为掩膜进行大尺寸顶层沟槽刻蚀工艺，去除剩余光刻胶一次形成大尺寸顶层沟槽，大尺寸顶层沟槽包括沟槽本体部和沟槽延伸部，其中沟槽本体部贯穿第二通孔氧化层及第二介质阻挡层，沟槽延伸部贯穿第一通孔氧化层及第一介质阻挡层至底部介质层中的底部金属槽，去除光阻及介电抗反射层；/nS11：进行湿法清洗工艺；/nS12：进行大尺寸顶层沟槽掩埋种子层沉积工艺，在大尺寸顶层沟槽的周围形成掩埋种子层；/nS13：然后进行电镀铜工艺，形成填充大尺寸顶层沟槽的铜沉积层；以及/nS14：进行铜平坦化工艺去除覆盖在第二通孔氧化层上表面部分的铜，形成铜互连线。/n