[发明专利]一种锂电保护芯片零伏电池充电电路的优化控制系统

摘要

本发明公开了一种锂电保护芯片零伏电池充电电路的优化控制系统，设置电压比较电路、衬底选择电路和输出控制电路，电压比较电路的输入端连接保护芯片IC的电流检测端口CS，电压比较电路的输出连接衬底选择电路，衬底选择电路的输出以及保护芯片IC内部的逻辑控制信号CT_N及其反相信号CT共同作为输出控制电路的输入信号，输出控制电路的输出连接保护芯片IC的充电控制端口OC。

主权项

1.一种锂电保护芯片零伏电池充电电路的优化控制系统，保护芯片IC设有供电端口VDD，接地端口VSS，放电控制端口OD，充电控制端口OC，电流检测端口CS，其特征在于：设置电压比较电路、衬底选择电路和输出控制电路，电压比较电路的输入端连接保护芯片IC的电流检测端口CS，电压比较电路的输出连接衬底选择电路，衬底选择电路的输出以及保护芯片IC内部的逻辑控制信号CT_N及其反相信号CT共同作为输出控制电路的输入信号，输出控制电路的输出连接保护芯片IC的充电控制端口OC；电压比较电路包括PMOS管PM1、PM2、PM3和PM4，NMOS管NM3、NM4、NM5和NM6以及电阻R2、R3和R4；PMOS管PM1的源极与PMOS管PM2的源极、PMOS管PM3的源极和PMOS管PM4的源极互连并连接VDD，PMOS管PM1的栅极与PMOS管PM2的栅极互连并连接PMOS管PM1的漏极和NMOS管NM3的漏极，NMOS管NM3的栅极连接偏置电压VBIASN，NMOS管NM3的源极连接电阻R2的一端，电阻R2的另一端作为电压比较电路的输入端，连接保护芯片IC的电流检测端口CS，PMOS管PM2的漏极连接NMOS管NM4的漏极、PMOS管PM3的栅极和NMOS管NM5的栅极，NMOS管NM4的栅极连接偏置电压VBIASN，NMOS管NM4的源极与NMOS管NM5的源极以及NMOS管NM6的源极均接地，PMOS管PM3的漏极连接电阻R3的一端和PMOS管PM4的栅极及NMOS管NM6的栅极并作为电压比较电路的一个输出端，输出SUB_SLN信号，电阻R3的另一端连接NMOS管NM5的漏极，PMOS管PM4的漏极连接电阻R4的一端并作为电压比较电路的另一个输出端，输出SUB_SL信号，电阻R4的另一端连接NMOS管NM6的漏极；衬底选择电路包括PMOS管PM5、PM6，NMOS管NM7、NM8、NM9、NM10，电阻R5和电阻R6；PMOS管PM5的源极和PMOS管PM6的源极均连接VDD，PMOS管PM5的栅极连接电压比较电路的输出信号SUB_SL，PMOS管PM6的栅极连接电压比较电路的输出信号SUB_SLN，PMOS管PM5的漏极连接电阻R5的一端以及NMOS管NM9的栅极和NMOS管NM8的栅极，电阻R5的另一端连接NMOS管NM7的漏极，NMOS管NM7的源极连接NMOS管NM9的源极、NMOS管NM8的源极和NMOS管NM10的源极并作为衬底选择电路的输出端，输出信号SUB，NMOS管NM9的漏极接地，NMOS管NM10的漏极连接保护芯片IC的电流检测端口CS，PMOS管PM6的漏极连接电阻R6的一端以及NMOS管NM7的栅极和NMOS管NM10的栅极，电阻R6的另一端连接NMOS管NM8的漏极；输出控制电路包括PMOS管PM7、PM8、PM9和PM10，NMOS管NM11、NM12、NM13和NM14，电阻R7和电阻R8；PMOS管PM7的源极、PMOS管PM8的源极、PMOS管PM9的源极和PMOS管PM10的源极均连接VDD，PMOS管PM7的栅极连接保护芯片IC内部的逻辑控制信号CT_N，PMOS管PM7的漏极连接电阻R7的一端和NMOS管NM12的栅极，PMOS管PM8的栅极连接保护芯片IC内部的逻辑控制信号CT，PMOS管PM8的漏极连接电阻R8的一端以及NMOS管NM11的栅极、PMOS管PM9的栅极和NMOS管NM13的栅极，PMOS管PM9的漏极连接NMOS管NM14的栅极和PMOS管PM10的栅极，NMOS管NM11的源极以及NMOS管NM12的源极、NMOS管NM13的源极和NMOS管NM14的源极均连接衬底选择电路的输出信号SUB，PMOS管PM10的漏极与NMOS管NM14的漏极互连并作为输出控制电路的输出端与保护芯片IC的充电控制端口OC连接。