[发明专利]一种基于CMOS工艺的全集成无线接收芯片有效
申请号: | 201910814022.4 | 申请日: | 2019-08-30 |
公开(公告)号: | CN110492896B | 公开(公告)日: | 2021-04-30 |
发明(设计)人: | 李湘春;徐兴;蓝龙伟;范进生;周晗 | 申请(专利权)人: | 苏州锐联芯半导体有限公司 |
主分类号: | H04B1/16 | 分类号: | H04B1/16;H04B17/21 |
代理公司: | 苏州通途佳捷专利代理事务所(普通合伙) 32367 | 代理人: | 翁德亿 |
地址: | 215000 江苏省苏州市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于CMOS工艺的全集成无线接收芯片,其外部封装有ANT引脚、GND引脚、FILT2引脚、FILT1引脚、VDD引脚、OSC1引脚、OSC2引脚、OUT引脚;其内部集成有低噪声放大器、超再生检波电路和频率校准电路,频率校准电路则由CMOS基准源、频率锁定电路和LC振荡器组成。本发明的无线接收芯片基于超再生检波原理,与传统超再生接收芯片最为不同的地方就是其内部加入了频率校准电路,使得在构建无线接收器时,芯片外围无需外接晶振,也无需外接高精度电容、电感,只需一般精度电容和电感,只需通过内建的CMOS基准源和频率锁定电路对LC振荡频率进行校准,成本更低,可完全满足未来的需求。 | ||
搜索关键词: | 一种 基于 cmos 工艺 集成 无线 接收 芯片 | ||
【主权项】:
1.一种基于CMOS工艺的全集成无线接收芯片,其特征在于:包括一个壳体(1),所述壳体(1)的外部封装有8根引脚,分别为作为无线信号输入引脚的ANT引脚(PIN1),作为接地引脚的GND引脚(PIN2),作为接收灵敏度调节引脚的FILT2引脚(PIN3)、FILT1引脚(PIN4),作为接电引脚的VDD引脚(PIN5),作为频率调整引脚的OSC1引脚(PIN6)、OSC2引脚(PIN7)以及作为数字信号输出引脚的OUT引脚(PIN8);/n所述壳体(1)的内部集成有低噪声放大器(2)、超再生检波电路(3)和频率校准电路(4),所述低噪声放大器(2)的信号输入端通过所述ANT引脚(PIN1)引出所述壳体(1),所述低噪声放大器(2)的信号输出端与所述超再生检波电路(3)的信号输入端连接,所述超再生检波电路(3)的信号输出端通过所述OUT引脚(PIN8)引出所述壳体(1),所述频率校准电路(4)的频率输出端与所述超再生检波电路(3)的频率输入端连接,所述超再生检波电路(3)的接收灵敏度调节端分别通过所述FILT2引脚(PIN3)和所述FILT1引脚(PIN4)引出所述壳体(1);/n所述频率校准电路(4)由CMOS基准源(401)、频率锁定电路(402)和LC振荡器(403)组成,所述CMOS基准源(401)的频率输入端与所述频率锁定电路(402)的频率输入端连接,所述频率锁定电路(402)的校准输出端与所述LC振荡器(403)的校准输入端连接,所述LC振荡器(403)的频率输出端与所述超再生检波电路(3)的频率输入端连接,所述LC振荡器(403)的反馈输出端与所述频率锁定电路(402)的反馈输入端连接,所述LC振荡器(403)的频率调整端通过所述OSC1引脚(PIN6)和所述OSC2引脚(PIN7)引出所述壳体(1);/n所述低噪声放大器(2)负责将接收到的无线信号放大后输送给所述超再生检波电路(3);/n所述频率校准电路(4)负责为所述超再生检波电路(3)提供精准频率;/n所述CMOS基准源(401)负责为所述频率锁定电路(402)提供频率基准;/n所述LC振荡器(403)一方面负责为所述超再生检波电路(3)输出LC振荡频率,另一方面负责向所述频率锁定电路(402)反馈所输出的LC振荡频率的稳定性,为所述频率锁定电路(402)提供校准参考;/n所述频率锁定电路(402)负责根据所述频率基准及所述校准参考对所述LC振荡器(403)输出的LC振荡频率进行校准,使得LC振荡频率稳定在载波频率;/n所述超再生检波电路(3)负责根据所述LC振荡频率将放大后的无线信号解调成数字信号并输出。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州锐联芯半导体有限公司,未经苏州锐联芯半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910814022.4/,转载请声明来源钻瓜专利网。