[发明专利]乘法器、数据处理方法、芯片及电子设备在审
| 申请号： | 201910817971.8 | 申请日： | 2019-08-30 |
| 公开（公告）号： | CN110515587A | 公开（公告）日： | 2019-11-29 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 上海寒武纪信息科技有限公司 |
| 主分类号： | G06F7/53 | 分类号： | G06F7/53;G06N3/063 |
| 代理公司： | 11606 北京华进京联知识产权代理有限公司 | 代理人： | 孙岩<国际申请>=<国际公布>=<进入国 |
| 地址： | 200120 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：改进正则有符号数编码电路、改进华莱士树组电路以及累加电路，所述改进正则有符号数编码电路的输出端与所述改进华莱士树组电路的输入端连接，所述改进华莱士树组电路的输出端与所述累加电路的输入端连接，该乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。 | ||
| 搜索关键词： | 乘法器 符号数 编码电路 输入端连接 电路 改进 累加电路 输出端 乘法运算 电子设备 数据处理 芯片 申请 | ||
【主权项】：
1.一种乘法器，其特征在于，所述乘法器包括：改进正则有符号数编码电路、改进华莱士树组电路以及累加电路，所述改进华莱士树组电路包括4-2压缩器，所述4-2压缩器包括选择电路以及全加器，所述改进正则有符号数编码电路的输出端与所述改进华莱士树组电路的输入端连接，所述改进华莱士树组电路的输出端与所述累加电路的输入端连接；/n其中，所述改进正则有符号数编码电路用于对接收到的数据进行正则有符号数编码处理，得到符号位扩展后的部分积，并根据所述符号位扩展后的部分积得到目标编码的部分积，所述改进华莱士树组电路用于对所述目标编码的部分积进行累加处理得到累加运算结果，所述累加电路用于对所述累加运算结果进行累加处理。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海寒武纪信息科技有限公司，未经上海寒武纪信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910817971.8/，转载请声明来源钻瓜专利网。
