[发明专利]音频处理单元、由音频处理单元执行的方法和存储介质在审
申请号: | 201910832003.4 | 申请日: | 2013-07-31 |
公开(公告)号: | CN110491396A | 公开(公告)日: | 2019-11-22 |
发明(设计)人: | 杰弗里·里德米勒;迈克尔·沃德 | 申请(专利权)人: | 杜比实验室特许公司 |
主分类号: | G10L19/008 | 分类号: | G10L19/008;G10L19/16 |
代理公司: | 11227 北京集佳知识产权代理有限公司 | 代理人: | 唐京桥;杨林森<国际申请>=<国际公布> |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开涉及音频处理单元、由音频处理单元执行的方法和存储介质。一种用于包括通过将子流结构元数据(SSM)和/或节目信息元数据(PIM)以及音频数据包括在比特流中来生成编码音频比特流的设备和方法。其他方面是用于对这样的比特流进行解码的设备和方法,以及被配置成(例如,被编程成)执行该方法的任意实施方式或包括存储根据该方法的任意实施方式而生成的音频比特流的至少一个帧的缓冲存储器的音频处理单元(例如,编码器、解码器或后处理器)。 | ||
搜索关键词: | 音频处理单元 比特流 解码器 缓冲存储器 音频比特流 解码 编码音频 存储介质 后处理器 节目信息 音频数据 编码器 结构元 元数据 子流 编程 存储 配置 | ||
【主权项】:
1.一种音频处理单元,包括:/n一个或更多个处理器;/n存储器,其耦接至所述一个或更多个处理器并且被配置成存储指令,所述指令在由所述一个或更多个处理器执行时使所述一个或更多个处理器执行操作,所述操作包括:/n获得编码音频比特流,所述编码音频比特流包括音频数据和动态范围控制DRC元数据,其中所述DRC元数据是或包括指示所述DRC元数据是否包括DRC控制值的DRC配置文件元数据,所述DRC控制值用于根据所述DRC配置文件执行DRC;/n从所述编码比特流中获得所述DRC配置文件元数据;/n基于所述DRC配置文件元数据来确定所述DRC元数据包括DRC控制值;/n处理所述编码比特流以获得所述音频数据和所述DRC控制值;以及/n使用所述DRC控制值对所述音频数据执行DRC。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杜比实验室特许公司,未经杜比实验室特许公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910832003.4/,转载请声明来源钻瓜专利网。