[发明专利]一种实现低导通电阻的增强型氮化镓晶体管的方法有效
申请号: | 201910836167.4 | 申请日: | 2019-09-05 |
公开(公告)号: | CN110676172B | 公开(公告)日: | 2023-06-30 |
发明(设计)人: | 蔡宇韬;王洋;刘雯;赵策洲 | 申请(专利权)人: | 西交利物浦大学 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/778;C23C16/455;C23C16/40 |
代理公司: | 苏州创元专利商标事务所有限公司 32103 | 代理人: | 范晴;王凯 |
地址: | 215123 江苏省苏州市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种实现低导通电阻的增强型氮化镓晶体管的方法,该氮化镓晶体管包括硅衬底;依次设于衬底上的氮化镓沟道层、铝镓氮势垒层;与铝镓氮势垒层相接触的源极和漏极;设于铝镓氮势垒层上除源极漏极以外区域的钝化层;刻蚀掉栅下的钝化层和部分栅下铝镓氮势垒层后形成凹槽结构的栅极。栅极第一层为p型氧化钛,第二层为金属层,p型氧化钛作为栅介质,使得零栅压时耗尽栅极下方的二维电子气,实现增强型的金属绝缘体半导体场效应晶体管结构,同时具有较低的漏电和较高的击穿电压。 | ||
搜索关键词: | 一种 实现 通电 增强 氮化 晶体管 方法 | ||
【主权项】:
1.一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:步骤包括:/n第一、在衬底上依次生长GaN沟道层和AlGaN势垒层,形成AlGaN/GaN结构的样品;/n第二、在AlGaN/GaN结构的样品上形成有源区台面,通过电子束蒸发在有源区台面制备源、漏区的合金电极,且源极和漏极在700℃~900℃ 的氮气氛围中进行快速退火30s~60s形成欧姆接触;/n第三、通过PECVD或者ICPCVD或者LPCVD方式在源极和漏极之间的AlGaN势垒层上沉积出氮化硅、二氧化硅、硅铝氮中一种或几种的组合而成的钝化层,且钝化层与AlGaN势垒层的层积厚度不超过合金电极的厚度;/n第四、通过光刻以及干法刻蚀方法刻蚀掉栅电极下的钝化层,刻蚀并延伸至AlGaN势垒层上形成凹槽结构,保留凹槽底的AlGaN势垒层;/n第五、以三甲基钛、三乙基钛和二异丁基钛作为前驱体源,在刻蚀区内淀积氧化钛;并对氧化钛进行退火,使本征氧化钛介质反应成为P型氧化钛介质;/n第六、以钛、铝、镍、金、氮化钛、铂、钨、硅、硒等中的一种或者多种的组合作为栅电极材料,在绝缘层上形成金属栅极。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西交利物浦大学,未经西交利物浦大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910836167.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造