[发明专利]一种用于FPGA比较器的全二进制数据高速比较方法及系统有效
| 申请号： | 201910840598.8 | 申请日： | 2019-09-06 |
| 公开（公告）号： | CN110597483B | 公开（公告）日： | 2020-09-08 |
| 发明（设计）人： | 孔洁;柯凌云;颜俊伟;杨海波;蔡畅;牛晓阳;陈金达;张秀玲;杜成名;苏弘 | 申请（专利权）人： | 中国科学院近代物理研究所 |
| 主分类号： | G06F7/20 | 分类号： | G06F7/20 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 王胥慧 |
| 地址： | 730013 甘*** | 国省代码： | 甘肃;62 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于FPGA比较器的全二进制数据高速比较方法及系统，其特征在于，包括以下内容：1)对输入的任意两个二进制数据进行一致性处理；2)判断一致性处理后两数据的符号；3)获取符号位相同的一致性处理后两数据的原码及其对应的反码；4)根据获取的原码及其对应的反码，对一致性处理后两数据中的每一位均进行逻辑化简，生成化简后的两数据；5)比较对应位有效权值互异的化简后的两数据，得到化简后两数据大小关系的表征；6)对化简后两数据大小关系的表征进行判断，确定两数据的大小关系，本发明可广泛应用于人工智能、模式识别、大数据处理、硬件加速方法、人工智能方法和计算中心硬件加速等领域中。 | ||
| 搜索关键词： | 一种 用于 fpga 比较 二进制 数据 高速 方法 系统 | ||
【主权项】：
1.一种用于FPGA比较器的全二进制数据高速比较方法，其特征在于，包括以下内容：/n1)对输入的任意两个二进制数据进行一致性处理；/n2)判断一致性处理后两数据的符号，若其中某一数据的符号位为0，另一数据的符号位为1，则直接判断符号位为0的数据大；若两数据的符号位相同，则进入步骤3)；/n3)获取符号位相同的一致性处理后两数据的原码及其对应的反码；/n4)根据获取的原码及其对应的反码，对一致性处理后两数据中的每一位均进行逻辑化简，生成化简后的两数据；/n5)比较对应位有效权值互异的化简后的两数据，得到化简后两数据大小关系的表征；/n6)对化简后两数据大小关系的表征进行判断，确定两数据的大小关系。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院近代物理研究所，未经中国科学院近代物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910840598.8/，转载请声明来源钻瓜专利网。
