[发明专利]一种纳米级减薄方法、直接带隙应变SOI及其制备方法有效
| 申请号： | 201910843353.0 | 申请日： | 2019-09-06 |
| 公开（公告）号： | CN110690103B | 公开（公告）日： | 2021-11-19 |
| 发明（设计）人： | 赵天龙;补钰煜;过润秋;冯兰胜;宋建军;戴显英 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/762 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 刘长春 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种纳米级减薄方法、直接带隙应变SOI及其制备方法，该减薄方法包括：选取衬底层；设计衬底层的厚度与应变量之间的第一预设关系模型，根据第一预设关系模型计算得到衬底层的第一预设厚度和第一预设应变量；利用化学机械抛光工艺对衬底层进行第一次减薄得到第一减薄衬底层；利用湿法刻蚀工艺对第一减薄衬底层进行第二次减薄得到第二减薄衬底层；利用湿法刻蚀工艺对第二减薄衬底层进行第三次减薄得到第一预设厚度的纳米级衬底层。本发明设计了衬底层的第一预设关系模型，通过第一预设关系模型得到衬底层的临界厚度，通过三次减薄工艺得到厚度为临界厚度的衬底层，工艺实现简单，且实现了衬底层由间接带隙到直接带隙类型的转变。 | ||
| 搜索关键词： | 一种 纳米 级减薄 方法 直接 应变 soi 及其 制备 | ||
【主权项】：
1.一种纳米级减薄方法，其特征在于，包括：/n选取衬底层；/n设计所述衬底层的厚度与应变量之间的第一预设关系模型，根据所述第一预设关系模型计算得到所述衬底层的第一预设厚度和第一预设应变量；/n在所述第一预设应变量的应力下，利用化学机械抛光工艺对所述衬底层进行第一次减薄处理得到第一减薄衬底层；/n在所述第一预设应变量的应力下，利用湿法刻蚀工艺对所述第一减薄衬底层进行第二次减薄处理得到第二减薄衬底层；/n在所述第一预设应变量的应力下，利用湿法刻蚀工艺对所述第二减薄衬底层进行第三次减薄处理以得到第一预设厚度的纳米级衬底层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910843353.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
