[发明专利]一种基于Systemverilog和Matlab算法可扩展的全随机全自动验证方法

摘要

本发明公开了一种基于Systemverilog和Matlab算法可扩展的全随机全自动验证方法，整个验证方法分为2个分支，2个分支并行运行，互相的交互依靠全局变量控制；环境控制部分根据给定的或者随即产生的随机种子，并根据设定好的所有约束产生所有需要的配置参数和原始待测数据，其中分支一为模型通路，分支二为真实数据通路。本发明通过两条通路并行计算，无论仿真工具先进行哪个通路的计算都可以得到正确结果，并且所有的仿真时间都消耗在了真实数据通路中，模型通路仅仅占用一些仿真CPU计算时间，极大加速仿真速度。

主权项

1.一种基于Systemverilog和Matlab算法可扩展的全随机全自动验证方法，其特征在于，整个验证方法分为2个分支，2个分支并行运行，互相的交互依靠全局变量控制，具体如下：/n环境控制部分根据给定的或者随即产生的随机种子，并根据设定好的所有约束产生所有需要的配置参数和原始待测数据；/n分支一、模型通路：/n1）通过DPI-C将上述参数和数据全部传递给C中间层，这些数据会经过数据转换，成为C识别的数据格式；所有的数据都可以在调试需要时在宏的控制下打印到命令行或者生成文件；/n2）C中间层通过调用C-Matlab引擎，生成Matlab所用的double型数据，并且将参数和数据转化成double型数据赋值给Matlab变量，且其中并没有精度损失；/n3）通过调用Matlab函数，将所有参数和数据传递给Matlab算法模型；/n4）算法模型收到参数和数据，更新内部变量，进行计算；/n5）算法模型将结果数据通过指针的方式回传给C中间层，数据精度依旧没有损失；/n6）C中间层将收到的数据通过指针的方式回传给仿真平台；/n7）Systemverilog收到C中间层回传的数据，将他们送到数据自动对比模块；/n8）自动对比模块拿到模型计算后的数据，和硬件电路产生的结果进行自动比对，如有错误，则打印错误数据；/n分支二、真实数据通路：/n1）将随机产生的上述参数和数据按照硬件电路的时序配置到电路中；/n2）待电路计算完毕，返回相应计算结果；/n3）将结果传递给自动对比模块进行数据比对验证。/n