[发明专利]一种新型MIS-HEMT器件结构及其制备方法在审
| 申请号： | 201910963398.1 | 申请日： | 2019-10-11 |
| 公开（公告）号： | CN110556423A | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | 李迈克 | 申请（专利权）人： | 中证博芯(重庆)半导体有限公司 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L21/28;H01L21/335 |
| 代理公司： | 50218 重庆信航知识产权代理有限公司 | 代理人： | 穆祥维 |
| 地址： | 401573 重庆*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种新型MIS‑HEMT器件结构，包括衬底，衬底的表面形成有1～2μm厚的缓冲层，缓冲层的表面形成有30～35nm厚的势垒层，势垒层的表面形成有图形化的源电极和漏电极，源电极和漏电极之间由沟道势垒层直接氧化生成有金属氧化物绝缘层，金属氧化物绝缘层与源漏电极下的势垒层表面平齐，并在金属氧化物绝缘层的表面形成有栅电极。本发明还提供一种前述新型MIS‑HEMT器件结构制备方法。本申请在适当增加现有HEMT半导体器件中势垒层厚度基础上直接制备高质量金属氧化物绝缘层作为高K栅绝缘层，由此能够降低器件漏电流，提升器件性能稳定性，降低器件关键特性的恶化可能，制备方法在兼容现有HEMT器件制备流程前提下，只需增加一步氧化工艺即可成功实现器件制备。 | ||
| 搜索关键词： | 金属氧化物绝缘层 表面形成 势垒层 制备 降低器件 缓冲层 漏电极 源电极 衬底 半导体器件 沟道势垒层 势垒层表面 性能稳定性 关键特性 器件制备 提升器件 一步氧化 源漏电极 栅绝缘层 直接氧化 直接制备 漏电流 图形化 栅电极 平齐 兼容 恶化 申请 成功 | ||
【主权项】：
1.一种新型MIS-HEMT器件结构，其特征在于，包括衬底，所述衬底的表面形成有1～2μm厚的缓冲层，所述缓冲层的表面形成有30～35nm厚的势垒层，所述势垒层的表面形成有图形化的源电极和漏电极，所述源电极和漏电极之间由沟道势垒层直接氧化生成有金属氧化物绝缘层，所述金属氧化物绝缘层与源漏电极下的势垒层表面平齐，并在所述金属氧化物绝缘层的表面形成有栅电极。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中证博芯(重庆)半导体有限公司，未经中证博芯(重庆)半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910963398.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及制造方法
- 下一篇：半导体器件和制造半导体器件的方法
- 同类专利
- 专利分类
