[发明专利]FPGA互连线电路及FPGA互连线延时降低方法在审
| 申请号： | 201911033728.3 | 申请日： | 2019-10-28 |
| 公开（公告）号： | CN112731823A | 公开（公告）日： | 2021-04-30 |
| 发明（设计）人： | 王俊;温长清;张勇 | 申请（专利权）人： | 深圳市国微电子有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 深圳鼎合诚知识产权代理有限公司 44281 | 代理人： | 江婷;李发兵 |
| 地址： | 518057 广东省深圳市南*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供的FPGA互连线电路及FPGA互连线延时降低方法，FPGA互连线电路包括开关模块、正反馈电路以及输出缓冲器，正反馈电路的输入端与开关模块的输出端连接，正反馈电路的输出端与输出缓冲器的输入端连接；通过正反馈电路输入端接收到由开关模块输出的信号，将信号进行上拉或者下拉后输出到输出缓冲器；可见本发明可以实现加快信号输出的翻转速度，进而达到减少互联线延时的目的，减少了可编程互联模块占用的延时，在一定程度上优化了可编程互联模块的性能，提高了全芯片的速度。 | ||
| 搜索关键词： | fpga 互连 电路 延时 降低 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市国微电子有限公司，未经深圳市国微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911033728.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种网络切片实例配置方法和装置
- 下一篇：投屏实现方法、装置及系统
