[发明专利]基于ARM架构FPGA硬件系统的卷积神经网络权重压缩方法及其装置有效
| 申请号： | 201911037605.7 | 申请日： | 2019-10-29 |
| 公开（公告）号： | CN110796238B | 公开（公告）日： | 2020-12-08 |
| 发明（设计）人： | 边立剑;叶梦琦 | 申请（专利权）人： | 上海安路信息科技有限公司 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/08 |
| 代理公司： | 上海一平知识产权代理有限公司 31266 | 代理人： | 须一平;成春荣 |
| 地址： | 200080 上海市虹口区东大名*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及神经网络提速，公开了一种卷积神经网络权重压缩方法及其装置。该方法包括获取该卷积神经网络的所有卷积核；针对任一卷积核的各权重矩阵按照深度从小到大依次叠层排列，并对排列后的多层权重矩阵中除第一个以外的任一非零元素：计算当前非零元素相对于前一个非零元素的深度偏移量以及计算该当前非零元素相对于当前层权重矩阵的第一行第一列元素的高度偏移量和宽度偏移量，以及根据预设压缩规则对该当前非零元素的值、该深度偏移量、该高度偏移量和该宽度偏移量进行压缩得到对应的压缩结果。本申请的实施方式使得压缩结果能够在FPGA上加快后续的神经网络运算。 | ||
| 搜索关键词： | 基于 arm 架构 fpga 硬件 系统 卷积 神经网络 权重 压缩 方法 及其 装置 | ||
【主权项】：
1.一种卷积神经网络权重压缩方法，其特征在于，包括：/n获取所述卷积神经网络的所有卷积核；/n针对任一卷积核的各权重矩阵按照深度从小到大依次叠层排列，并对排列后的多层权重矩阵中除第一个以外的任一非零元素执行以下操作：/n计算当前非零元素相对于前一个非零元素的深度偏移量以及计算所述当前非零元素相对于当前层权重矩阵的第一行第一列元素的高度偏移量和宽度偏移量；/n根据预设压缩规则对所述当前非零元素的值、所述深度偏移量、所述高度偏移量和所述宽度偏移量进行压缩得到对应的压缩结果。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海安路信息科技有限公司，未经上海安路信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911037605.7/，转载请声明来源钻瓜专利网。
