[发明专利]一种基于FPGA的动态数据加解密实现方法有效
| 申请号： | 201911059711.5 | 申请日： | 2019-11-01 |
| 公开（公告）号： | CN111049639B | 公开（公告）日： | 2022-10-28 |
| 发明（设计）人： | 王成群;仇光强;徐伟强;贾宇波 | 申请（专利权）人： | 浙江理工大学 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06;H04L9/08;H04L9/40;H04L67/568 |
| 代理公司： | 杭州求是专利事务所有限公司 33200 | 代理人： | 林超 |
| 地址： | 310018 浙江省杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的动态数据加解密设计与实现方法。本发明采用FPGA作为主控制器完成对动态密钥加解密主状态机的设计，将整个动态密钥加解密分成3DES加解密和密钥更新两个部分；同时在加密帧数达到设定的阈值，就更新密钥和阈值，达到双重混沌态，极大的保证了数据的安全性。本发明具有高速数据处理能力，也极大的提高了加解密速度，能够满足工业网关快速加解密以及高安全性的要求。 | ||
| 搜索关键词： | 一种 基于 fpga 动态 数据 解密 实现 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江理工大学，未经浙江理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911059711.5/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
