[发明专利]移位寄存单元、栅极驱动电路、阵列基板及显示装置

摘要

本申请实施例提供了一种移位寄存单元、栅极驱动电路、阵列基板及显示装置。该移位寄存器包括输入子电路、截止子电路、输出子电路、下拉控制子电路、下拉子电路和第一复位子电路。本申请通过在输入子电路与输出子电路之间增加截止子电路，截止子电路可以选择性地导通或断开，因此，既可以通过使截止子电路导通使第一上拉节点和第二上拉节点连接而处于同一电位，也可以控制截止子电路断开以使第一上拉节点和第二上拉节点处于断开状态，从而使得第二上拉节点的电位不会受到第二下拉子电路的影响，因此，即使下拉子电路中的薄膜晶体管发生漂移，第二上拉节点也不会发生充电不足的情况，从而使输出端能够正常输出信号。

主权项

1.一种移位寄存单元，其特征在于，包括：/n输入子电路，分别与输入端和第一上拉节点连接，被配置为基于所述输入端接收的信号导通或关闭，从而是否将所述接收端接收的信号传递至所述第一上拉节点；/n截止子电路，分别与所述输入端、所述第一上拉节点、第二上拉节点和下拉节点连接，被配置为基于所述输入端的接收的信号或基于所述下拉节点的电位导通或关闭，从而控制所述第一上拉节点与第二上拉节点的连接或断开；/n输出子电路，分别与所述第二上拉节点、第一时钟信号端和输出端连接，被配置为基于所述第二上拉节点的电位控制所述第一时钟信号端接收的信号是否由所述输出端输出；/n下拉控制子电路，包括第一下拉控制子电路和第二下拉控制子电路，所述第一下拉控制子电路分别与第二时钟信号端和所述下拉节点连接，被配置为基于所述第二时钟信号端接收的信号导通或关闭，从而是否将所述第二时钟信号端接收的信号传递至所述下拉节点；所述第二下拉控制子电路分别与所述第一上拉节点、所述下拉节点以及电源低压端连接，被配置为基于所述第一上拉节点的电位控制所述下拉节点与所述电源低压端是否导通，从而控制所述下拉节点的电位是否被拉低；/n下拉子电路，分别与所述第一上拉节点、所述下拉节点、所述输出端和所述电源低压端连接，被配置为基于所述下拉节点的电位控制所述第一上拉节点和所述电源低压端之间、以及所述输出端与所述电源低压端之间是否导通，从而控制所述第一上拉节点和所述输出端的电位是否被拉低；/n第一复位子电路，分别与第一复位端、所述第一上拉节点和所述电源低压端连接，被配置为基于所述第一复位端接收的信号控制所述第一上拉节点和所述电源低压端是否导通，从而控制所述第一上拉节点的电位是否被拉低，所述第一复位端接收的信号与下一级移位寄存单元输出的栅极驱动信号相同。/n