[发明专利]半导体器件结构及其形成方法有效
| 申请号： | 201911217030.7 | 申请日： | 2019-12-03 |
| 公开（公告）号： | CN110676173B | 公开（公告）日： | 2020-03-17 |
| 发明（设计）人： | 黄海涛;张永熙;陈伟 | 申请（专利权）人： | 上海瞻芯电子科技有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇 |
| 地址： | 201306 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及一种半导体器件结构及其形成方法。该方法包括：在衬底上生成第一介质层，并对第一介质层进行P型杂质离子注入和N型杂质离子注入，形成P‑层及JFET层；将JFET层的中间区域作为半导体器件结构的JFET区域，并在JFET区域两侧进行离子注入，形成半导体器件结构的体区域；对体区域中的部分区域进行离子注入，形成半导体器件结构的源极区域。本公开实施例通过在半导体器件结构设置所述JFET区域，可以降低半导体器件的特征导通电阻，从而增加导通速度并减少开关功率损耗，并且，本公开通过在JFET区域上设置P‑区域，可以提高器件的栅氧化可靠性，并有效降低器件的栅漏电容，可以进一步降低开关功率损耗。 | ||
| 搜索关键词： | 半导体器件 结构 及其 形成 方法 | ||
【主权项】：
1.一种半导体器件结构生成方法，其特征在于，所述方法包括：/n在衬底上生成第一介质层，并对所述第一介质层进行P型杂质离子注入和N型杂质离子注入，形成P-层及JFET层，其中，所述P-层为通过注入P型杂质离子形成，所述JFET层为通过注入N型杂质离子形成，所述JFET层在所述P-层下方；/n将所述JEFT层的中间区域作为半导体器件结构的JFET区域，并在所述JEFT区域两侧进行离子注入，形成半导体器件结构的体区域；/n对所述体区域中的部分区域进行离子注入，形成半导体器件结构的源极区域，所述源极区域处于所述体区域内。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海瞻芯电子科技有限公司，未经上海瞻芯电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911217030.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
