[发明专利]一种芯片堆叠封装方法及封装结构在审
| 申请号： | 201911282461.1 | 申请日： | 2019-12-13 |
| 公开（公告）号： | CN110993517A | 公开（公告）日： | 2020-04-10 |
| 发明（设计）人： | 姚大平 | 申请（专利权）人： | 江苏中科智芯集成科技有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L23/485;H01L23/31;H01L21/56 |
| 代理公司： | 北京三聚阳光知识产权代理有限公司 11250 | 代理人： | 周卫赛 |
| 地址： | 221000 江苏省徐州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明公开了一种芯片堆叠封装方法及封装结构，该方法包括：制备第一堆叠模块；第一堆叠模块包括第一芯片、第一封装体和第一堆叠连接件；第一封装体包封第一芯片，第一堆叠连接件设置于第一封装体中，且第一堆叠连接件的一端与第一芯片相耦合，另一端通过所第一述封装体中与第一堆叠连接件相对应的凹槽显露于第一封装体外；制备第二堆叠模块；第二堆叠模块包括第二芯片、第二封装体和第二堆叠连接件；第二封装体包封第二芯片，第二堆叠连接件的一端与第二芯片相耦合，另一端朝向远离第二芯片的方向延伸；将第二堆叠连接件通过凹槽耦合至对应的第一堆叠连接件。通过实施该方法，能够降低芯片堆叠封装结构的制备成本，且提高产品的良率。 | ||
| 搜索关键词： | 一种 芯片 堆叠 封装 方法 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏中科智芯集成科技有限公司，未经江苏中科智芯集成科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911282461.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
