[实用新型]一种低氧化应力的VCSEL芯片有效
| 申请号： | 201920262354.1 | 申请日： | 2019-03-01 |
| 公开（公告）号： | CN209329394U | 公开（公告）日： | 2019-08-30 |
| 发明（设计）人： | 贾钊;赵炆兼;郭冠军;曹广亮;赵丽 | 申请（专利权）人： | 厦门乾照半导体科技有限公司 |
| 主分类号： | H01S5/183 | 分类号： | H01S5/183;H01S5/343 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 361001 福建省厦门市*** | 国省代码： | 福建;35 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本实用新型提供一种低氧化应力的VCSEL芯片，芯片包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1‑XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分，X大于等于0且小于0.9。本实用新型采用多层的氧化限制层结构，氧化应力得到平衡，从而降低了氧化应力，进而降低了外延由于应力导致的脱落风险。 | ||
| 搜索关键词： | 外延层 氧化限制层 本实用新型 依次层叠 低氧化 源层 欧姆接触层 电极 衬底 多层 芯片 平衡 | ||
【主权项】：
1.一种低氧化应力的VCSEL芯片，包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，其特征在于，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1‑XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分， X大于等于0且小于0.9。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门乾照半导体科技有限公司，未经厦门乾照半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920262354.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种VCSEL阵列结构
- 下一篇：一种高密度VCSEL阵列结构
