[实用新型]一种宽输入范围高共模抑制比运算跨导放大器

摘要

本实用新型公开了一种宽输入范围高共模抑制比运算跨导放大器，包括偏置电路和运算跨导放大器主体电路，所述偏置电路为运算跨导放大器主体电路提供偏置电流；本实用新型的优点在于，能够在输入共模电压较大变化范围内实现较好CMRR性能的同时，维持输入差分对跨导值的稳定，且输入级尾电流源在较低压降时仍然能够提供较为恒定的偏置电流。

主权项

1.一种宽输入范围高共模抑制比运算跨导放大器，其特征在于，包括偏置电路和运算跨导放大器主体电路，所述偏置电路为运算跨导放大器主体电路提供偏置电流；/n所述偏置电路包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第一PMOS管P1、第二PMOS管P2、第五PMOS管P5、第六PMOS管P6、参考电流源I_REF、电阻R1和电压源VDD；/n所述第一NMOS管N1的漏极连接到第七NMOS管N7的源极，所述第二NMOS管N2的漏极连接到第八NMOS管N8的源极，所述第三NMOS管N3的漏极连接到第九NMOS管N9的源极；所述第一NMOS管N1的栅极分别连接到第二NMOS管N2的栅极、第三NMOS管N3的栅极和第七NMOS管N7的漏极；所述第七NMOS管N7的漏极连接到电阻R1的一端，所述电阻R1的另一端分别连接到所述第七NMOS管N7的栅极、第八NMOS管N8的栅极、第九NMOS管N9的栅极、参考电流源I_REF的一端，且所述参考电流源I_REF的另一端分别连接到第一PMOS管P1的源极、第二PMOS管P2的源极和电压源VDD；所述第八NMOS管N8的漏极分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极和第五PMOS管P5的漏极，所述第九NMOS管N9的漏极分别连接到第五PMOS管P5的栅极、第六PMOS管P6的栅极和漏极；所述第一PMOS管P1的漏极连接到第五PMOS管P5的源极，第二PMOS管P2的漏极连接到第六PMOS管P6的源极，同时所述第一NMOS管N1、所述第二NMOS管N2、所述第三NMOS管N3的源极均接地；/n所述运算跨导放大器主体电路包括第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第十NMOS管N10、第十一NMOS管N11、第三PMOS管P3、第四PMOS管P4、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11和电阻R2；/n所述电压源VDD分别连接到第三PMOS管P3的源极、第四PMOS管P4的源极、第十一PMOS管P11的源极；所述第二PMOS管P2的漏极分别连接到第九PMOS管P9的源极和第十PMOS管P10的源极；所述参考电流源I_REF连接电阻R1的一端分别连接到第十NMOS管N10的栅极和第十一NMOS管N11的栅极；所述第一NMOS管N1的栅极分别连接到第四NMOS管N4的栅极、第五NMOS管N5的栅极和第六NMOS管N6的栅极；所述第三PMOS管P3的栅极分别连接到第四PMOS管P4的栅极、第七PMOS管P7的漏极和电阻R2的一端；所述电阻R2的另一端分别连接到第十NMOS管N10的漏极、第七PMOS管P7的栅极和第八PMOS管P8的栅极；所述第三PMOS管P3的漏极连接到第七PMOS管P7的源极，所述第四PMOS管P4的漏极连接到第八PMOS管P8的源极；所述第八PMOS管P8的漏极分别连接到第十一NMOS管N11的漏极、第十一PMOS管P11的栅极；所述第九PMOS管P9的漏极分别连接到第四NMOS管N4的漏极和第十NMOS管N10的源极；所述第十PMOS管P10的漏极分别连接到第五NMOS管N5的漏极和第十一NMOS管N11的源极；所述第十一PMOS管P11的漏极连接到第六NMOS管N6的漏极并作为电压输出端Vout，所述第九PMOS管P9的栅极作为电压输入端Vin，所述第十PMOS管P10的栅极作为电压输入端Vip；同时第四NMOS管N4的源极、第五NMOS管N5的源极、第六NMOS管N6的源极均接地。/n