[实用新型]一种多时钟源综合网络时统卡有效
| 申请号： | 201921183640.5 | 申请日： | 2019-07-26 |
| 公开（公告）号： | CN209949115U | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 宋军;孟学军;敬佩;幕迁;张宗鹏;王丽生 | 申请（专利权）人： | 北京新宇航星科技有限公司 |
| 主分类号： | H04J3/06 | 分类号： | H04J3/06;G04R20/02 |
| 代理公司： | 11210 北京纽乐康知识产权代理事务所(普通合伙) | 代理人： | 黄凡凡 |
| 地址： | 100084 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种多时钟源综合网络时统卡，包括FPGA芯片，其特征在于，所述FPGA芯片分别连接有时钟源接口和PCI‑e接口，所述时钟源接口包括天线接口、IRIG‑B码输入接口、1PPS信号输入接口和TOD码输入接口中的一种或多种，所述天线接口通过卫星信号接收机连接所述FPGA芯片，所述IRIG‑B码输入接口、所述1PPS信号输入接口和所述TOD码输入接口各通过对应的驱动器连接所述FPGA芯片。可用于网络通信设备的时间校准，支持多种时钟源编码格式，保证了多个设备异地之间时间的统一。 | ||
| 搜索关键词： | 输入接口 信号输入接口 时钟源接口 天线接口 卫星信号接收机 网络通信设备 本实用新型 驱动器连接 编码格式 时间校准 综合网络 多时钟 时钟源 可用 时统 异地 保证 统一 | ||
【主权项】：
1.一种多时钟源综合网络时统卡，包括FPGA芯片，其特征在于，所述FPGA芯片分别连接有时钟源接口和PCI-e接口，所述时钟源接口包括天线接口、IRIG-B码输入接口、1PPS信号输入接口和TOD码输入接口中的一种或多种，所述天线接口通过卫星信号接收机连接所述FPGA芯片，所述IRIG-B码输入接口、所述1PPS信号输入接口和所述TOD码输入接口各通过对应的驱动器连接所述FPGA芯片。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京新宇航星科技有限公司，未经北京新宇航星科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201921183640.5/，转载请声明来源钻瓜专利网。
- 上一篇：多组网模式的时频装置
- 下一篇：一种警务活动用辅助干扰装置
