[发明专利]在介电阻挡壁之间包含直通阵列接触通孔结构的三维存储器器件及其制造方法在审
申请号: | 201980081011.8 | 申请日: | 2019-12-30 |
公开(公告)号: | CN113169118A | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | 大津吉孝;野泽圭;北条直人;时田博文;林正英二;寺原真典 | 申请(专利权)人: | 桑迪士克科技有限责任公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/528;H01L23/522;H01L27/1157 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马爽;臧建明 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在半导体衬底上方形成绝缘层和牺牲材料层的交替层叠堆,并且通过该竖直交替层叠堆形成存储器堆叠结构。在形成背侧沟槽的同时,通过该交替堆叠形成一对未连接的阻挡沟槽或壕沟沟槽。通过在介电衬垫覆盖阻挡沟槽或壕沟沟槽的同时对绝缘层选择性地各向同性蚀刻牺牲材料层来形成背侧凹陷部。绝缘板和介电间隔物板的竖直交替序列设置在一对阻挡沟槽之间或壕沟沟槽内部。在该背侧凹陷部中形成导电层。通过该竖直交替序列形成第一导电通孔结构,同时通过与该交替堆叠相邻的介电材料部分形成第二导电通孔结构。 | ||
搜索关键词: | 阻挡 之间 包含 直通 阵列 接触 结构 三维 存储器 器件 及其 制造 方法 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司,未经桑迪士克科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201980081011.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造