[发明专利]数据打包电路和数据打包方法有效

专利信息
申请号: 202010010544.1 申请日: 2020-01-06
公开(公告)号: CN113079407B 公开(公告)日: 2023-01-10
发明(设计)人: 宋莹莹;吕建勳;彭依涵;詹钧杰 申请(专利权)人: 瑞昱半导体股份有限公司
主分类号: H04N21/4363 分类号: H04N21/4363;H04N5/38
代理公司: 隆天知识产权代理有限公司 72003 代理人: 黄艳;郑特强
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例提供一种数据打包电路和数据打包方法,用于采用固定速率连结(FRL)模式的高画质多媒体接口发送器中。所述数据打包电路可在多个单位时间内输出多个FRL超级区块,且所述数据打包方法包括如下步骤。把在第i个单位时间内所输入数据打包电路的多笔有效数据映射成多个FRL字符,并存入第一或第二缓冲器中。同时统计该多笔有效数据的三个位元组数量,以决定插入空字符的数量和位置来组成第i个FRL超级区块,刚好在第i+1个单位时间内输出,其中i为正整数。
搜索关键词: 数据 打包 电路 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010010544.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top