[发明专利]信号采样方法、逻辑装置和网络设备

摘要

本公开提供一种信号采样方法、逻辑装置以及网络设备，为了解决现有技术中逻辑装置进位链级数过高的问题。本公开所提供的信号采样方法，通过时钟管理模块产生多个同频不同相位的采样时钟信号，并将上述多个同频但不同相位的时钟信号输出至不同的采样模块，使得采样模块按照其接收到的时钟信号对通过延时链延时后的多个待采样信号进行采样，由于延时模块的数量由采样时钟周期、每一级延时模块产生的延时、以及采样时钟并行的数量确定，在存在多个采样时钟并行进行采样的情况下，可以使得延时链的级数得到降低。与现有技术相比，在精度不变的情况下，可以适应更低的采样时钟频率。