[发明专利]数字高速并行总线自适应区间校正方法、装置及存储介质有效
| 申请号： | 202010287062.0 | 申请日： | 2020-04-13 |
| 公开（公告）号： | CN111506527B | 公开（公告）日： | 2022-03-18 |
| 发明（设计）人： | 刘艳丽;胡权;张璐;郭御风;张明;马卓;谢文俊;刘煊宏;刘志峰;谭绪祥;吴欢欢;孙海洋 | 申请（专利权）人： | 飞腾信息技术有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F13/42;G11C27/02 |
| 代理公司： | 长沙轩荣专利代理有限公司 43235 | 代理人： | 丛诗洋 |
| 地址： | 300450 天津市滨海新*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种数字高速并行总线自适应区间校正方法，通过是高频率时钟采样DQS信号并定位所述DQS信号的上升沿，下降沿，在每个所述DQS信号的同步高低电平区间内利用高频时钟加动态相位调整技术分别进行多次采样，对多频点多相位点采样数据进行对比分析，确定最佳采样区间，并将最有采样相位及高频定位点反馈到控制端，自适应调节校正采样点，在控制器内部建立周期性device采样温度LUT查找表，板级PCB走线预估长度和延时参数LUT查找表；结合CPU出厂默认setup和hold参数，通过自适应算法建立高频时钟采样区间与可调延迟线的算法对应关系，在应用软件层配置device时钟，明确PCB级走线参数，控制器内部自动保证驱动采样数据的准确性。 | ||
| 搜索关键词： | 数字 高速 并行 总线 自适应 区间 校正 方法 装置 存储 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞腾信息技术有限公司，未经飞腾信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010287062.0/，转载请声明来源钻瓜专利网。
