[发明专利]半导体器件及其制造方法在审

专利信息
申请号: 202010476455.6 申请日: 2020-05-29
公开(公告)号: CN112017966A 公开(公告)日: 2020-12-01
发明(设计)人: 林俊安;曾国弼;苏子杰 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L29/08;H01L29/78;H01L21/8238;H01L27/092
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 本文公开的源极/漏极形成技术提供了具有减小的沟道电阻和减小的漏致势垒降低的FinFET。用于在鳍的源极/漏极区域中形成源极/漏极凹槽的示例性三步蚀刻方法包括第一各向异性蚀刻、各向同性蚀刻和第二各向异性蚀刻。调整第一各向异性蚀刻和各向同性蚀刻以限定源极/漏极尖端的位置。源极/漏极凹槽在第一各向异性蚀刻和各向同性蚀刻之后的深度小于目标深度。调整第二各向异性蚀刻以将源极/漏极凹槽的深度延伸至目标深度。源极/漏极尖端靠近鳍的顶部,以减小沟道电阻,而源极/漏极凹槽的底部与栅极基脚间隔开一定距离,从而可以最小化DIBL。用外延半导体材料填充源极/漏极凹槽。本发明的实施例还涉及半导体器件及其制造方法。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010476455.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top