[发明专利]针对小占空比DC-DC转换器的双时钟架构

摘要

本公开的实施例涉及针对小占空比DC‑DC转换器的双时钟架构。一种DC‑DC转换器，包括：时钟生成电路装置，生成异相的第一时钟信号和第二时钟信号；以及控制信号生成器，基于误差电压与求和电压的比较，在第二时钟信号的边沿处生成开关控制信号。升压电路装置在接通阶段期间对能量存储组件充电，并且在关断阶段期间对能量存储组件放电，以由此生成输出电压。接通阶段和关断阶段根据开关控制信号被设置。求和电压生成电路装置响应于第一时钟信号的边沿生成斜坡电压，并且在第二时钟信号的边沿处生成求和电压。该求和电压表示斜坡电压与表示如下电压的和：在接通阶段期间在能量存储组件中流动的电流。