[发明专利]差分时钟矫正电路

摘要

本申请提供一种差分时钟矫正电路，连接于第一时钟信号线与第二时钟信号线之间，包括第一反相器和第一开关；第一开关串接于所述第一反相器与第一供电电源之间，或串接于第一反相器与电源地之间；第一反相器的输入端与所述第一时钟信号线连接，第一反相器的输出端与所述第二时钟信号线连接，第一开关的控制端与第二时钟信号线对应的输入信号线连接。在本申请实施例提供的差分时钟矫正电路中，第一开关的引入，使得差分同步电路与时钟信号线可能产生信号竞争时，断开差分同步电路，使得差分时钟信号决定差分输出信号的电平状态。由于断开差分同步电路避免了信号竞争的现象，从而避免了输出信号处于中间状态，使得输出信号不容易受到其他信号的干扰。