[发明专利]提高缩减浮栅极闪存性能的方法及结构

摘要

本发明公开了一种提高缩减浮栅极闪存性能的方法和结构，在半导体衬底中形成有源区；在存储区中形成各闪存单元的第一栅极结构，所述第一栅极结构包括由第一栅介质层、多晶硅浮栅、第二控制栅介质层、多晶硅控制栅形成的叠加结构；形成逻辑器件区的第二栅极结构且将各闪存单元的第一栅极结构中的多晶硅控制栅的部分同时去除，使源极引出区的相邻第一栅极结构中所述多晶硅控制栅之间的距离大于所述多晶硅浮栅之间的距离。本发明的制造工艺与现有的工艺完全兼容，增大源极引出区的开口宽度，使源极引出区的深宽比降低，提高层间介质的填充能力，抑制接触孔与多晶硅控制栅间的短接及多晶硅控制栅间的漏电，增强缩减的存储单元的可靠性、耐久性和良率。