[发明专利]面向可重构处理器的有无符号乘累加器及方法在审
| 申请号： | 202011520746.7 | 申请日： | 2020-12-21 |
| 公开（公告）号： | CN112540743A | 公开（公告）日： | 2021-03-23 |
| 发明（设计）人： | 尹首一;谷江源;孙庆斌;张淞;韩慧明;刘雷波;魏少军 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06F7/544 | 分类号： | G06F7/544;G06F7/48;G06F7/533;G06F7/53 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 薛平;周晓飞 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种面向可重构处理器的有无符号乘累加器及方法，其中该乘累加器包括：符号位处理单元，用于根据标志位判断要进行有符号或无符号运算，根据被加数判断要进行乘法或乘累加运算；根据判断结果对被乘数、乘数、被加数进行符号位处理；编码单元，用于对经过符号位处理的乘数进行编码产生Booth‑4编码信号；部分积产生单元，用于根据编码信号对经过符号位处理的被乘数进行部分积运算，得到多个部分积；部分积及进位确定单元，用于对多个部分积及经过符号位处理的被加数进行压缩，得到一个部分积和进位；结果处理单元对一个部分积和进位进行累加，得到有无符号乘或乘累加结果。本发明可以实现高能效、快速和灵活的有无符号乘累加。 | ||
| 搜索关键词： | 面向 可重构 处理器 有无 符号 累加器 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011520746.7/，转载请声明来源钻瓜专利网。
- 上一篇：长杆件回转装置
- 下一篇：一种旋流混合喷淋脱硝装置及其脱硝方法
