[发明专利]一种多模融合乘法器

摘要

本申请提供一种多模融合乘法器，涉及电子技术领域，用于降低乘法器的运算时间和功耗。该乘法器用于实现二进制的单乘法运算A[m1‑1:0]×B[m2‑1:0]，或者2N个二进制乘法A0[m3‑1:0]×B0[m4‑1:0]的累加和运算，m1≥2N×m3，m2≥2N×m4，N为正整数，包括：P个预编码器、Q组融合编码器、以及压缩器；其中，P个预编码器和Q组融合编码器均用于对单乘法运算或者多乘法累加和运算中的第一数值和第二数值进行编码，并将多个部分积输出给压缩器，压缩器均可用于对单乘法运算或者多乘法累加和运算时对应的多个部分积进行压缩得到两个累加值；其中，在单乘法运算时，第一数值为A[m1‑1:0]、第二数值为B[m2‑1:0]，在多乘法运算时，第一数值包括2N个A0[m3‑1:0]，第二数值包括2N个B0[m4‑1:0]。