[发明专利]版图结构及芯片的测试方法

摘要

本发明提供了一种版图结构，包括第1个至第N个测试芯片版图，每个所述测试芯片版图均具有测试区域以及位于所述测试区域外的空白区域；第2个至第N个所述测试芯片版图均位于所述第1个测试芯片版图的空白区域内，或者，所述第i个测试芯片版图位于所述第i‑1个测试芯片版图的空白区域内，其中，N≥1，1≤i≤N。在所述测试区域外的空白区域内放置所述测试芯片版图，如此，在第1个测试芯片版图大小的区域内能够制造出第2个至第N个测试芯片。本发明可以提高测试芯片版图的使用率，以缩小所述测试芯片在晶圆上所占用的面积。