[发明专利]一种基于FPGA的支持8bit和16bit数据的可配置的CNN乘法累加器有效
| 申请号： | 202110382102.4 | 申请日： | 2021-04-09 |
| 公开（公告）号： | CN113138748B | 公开（公告）日： | 2023-08-29 |
| 发明（设计）人： | 胡湘宏;李学铭;黄宏敏;陈淘生;刘梓豪;熊晓明 | 申请（专利权）人： | 广东工业大学 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523;G06N3/0464 |
| 代理公司： | 佛山市君创知识产权代理事务所(普通合伙) 44675 | 代理人： | 杜鹏飞 |
| 地址： | 510000 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的支持8bit和16bit数据位宽的可配置的CNN乘法累加器，包括控制模块、输入特征图寄存器、权重寄存器、部分和寄存器、PE阵列以及输出特征图寄存器，其中：所述控制模块用于控制整个卷积计算的时序；输入特征图寄存器用于寄存输入特征图，并把输入特征图像素按照卷积顺序输出到PE阵列；权重寄存器用于为PE阵列提供输入权重；部分和寄存器是一个只有一层的寄存器阵列，PE阵列用于完成卷积计算，输出特征图寄存器用于寄存通过PE阵列完成计算后的值。本发明能加快CNN硬件加速器的设计与部署，简化设计流程。 | ||
| 搜索关键词： | 一种 基于 fpga 支持 bit 16 数据 配置 cnn 乘法 累加器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东工业大学，未经广东工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110382102.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种畜牧养殖用的排泄物通道装置
- 下一篇：基于数字孪生的水利监测方法及系统
