[发明专利]一种面向FPGA的深度卷积神经网络加速器及设计方法有效
| 申请号： | 202110705247.3 | 申请日： | 2021-06-24 |
| 公开（公告）号： | CN113487012B | 公开（公告）日： | 2023-08-04 |
| 发明（设计）人： | 雷鹏;梁家伟 | 申请（专利权）人： | 北京航空航天大学 |
| 主分类号： | G06N3/0464 | 分类号： | G06N3/0464;G06N3/063;G06N3/082;G06N20/00 |
| 代理公司： | 北京慧泉知识产权代理有限公司 11232 | 代理人： | 王顺荣;唐爱华 |
| 地址： | 100191*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种面向FPGA的深度卷积神经网络加速器及设计方法，它采用模型压缩、参数量化、结构优化等相关技术，实现软硬件协同设计，压缩卷积神经网络规模，实现复杂卷积神经网络在FPGA平台上的部署与实时处理。其对卷积层进行滤波器剪枝，一方面能够减少网络模型的参数量，减小网络模型对存储资源和计算资源的需求，甚至消除对FPGA片外存储芯片的访问；另一方面可以通过量化进一步压缩模型，并使其更加硬件友好；同时还能通过合理的并行结构提升FPGA片上资源利用效率，从而进一步提升FPGA计算DCNN模型的速度，最终达到加速效果。 | ||
| 搜索关键词： | 一种 面向 fpga 深度 卷积 神经网络 加速器 设计 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京航空航天大学，未经北京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110705247.3/，转载请声明来源钻瓜专利网。
