[发明专利]一种浮栅型分栅闪存工艺方法

摘要

本发明公开了一种浮栅型分栅闪存工艺方法，其工艺方法步骤如下：S1:定义浮栅闪存和外围逻辑区的有源区；S2:去除氮化硅层，依次形成氧化硅层、氮化硅层、牺牲氧化硅层、氮化硅层；S3:沉积形成多晶硅层并进行各项异性刻蚀形成第一侧墙控制栅；S4:沉积并刻蚀形成第二侧墙介质层；S5:刻蚀去除开口内的浮栅多晶硅层；S6:进行热氧化在选择栅极多晶硅层顶端形成保护刻蚀；S7:注入形成轻掺杂漏Halo离子注入层；S8:进行源漏重掺杂注入形成源漏重掺杂离子注入层。本发明中的控制栅是通过各项同性沉积和各项异性刻蚀多晶硅层来形成第一侧墙控制栅多晶硅；本发明可以降低叠层的初始高度；此外，由于第一侧墙控制栅和浮栅是同一材料，浮栅的第一次刻蚀会同时刻蚀掉部分控制栅多晶硅层，进一步降低了Cell的高度；所以本发明增加了该闪存器件与先进工艺的兼容性；在后续工艺中可同时与选择栅在多晶硅顶部形成金属硅化物，降低了控制栅的导通电阻，提高闪存的集成度。