[发明专利]用于存储器内计算的可缩放阵列架构在审
| 申请号： | 202180026183.2 | 申请日： | 2021-02-05 |
| 公开（公告）号： | CN115461712A | 公开（公告）日： | 2022-12-09 |
| 发明（设计）人： | 贾红阳;M·奥扎泰;H·瓦拉维;N·威尔玛 | 申请（专利权）人： | 普林斯顿大学理事会 |
| 主分类号： | G06F9/06 | 分类号： | G06F9/06;G06F12/08;G06F15/80;G06F16/22;G06F30/27;G06F17/16 |
| 代理公司： | 北京聿华联合知识产权代理有限公司 11611 | 代理人： | 刘华联 |
| 地址： | 美国新*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 各种实施例包括系统、方法、架构、机制和设备，用于经由通过可配置芯片上网络互连的可配置存储器内计算(IMC)核心的阵列提供可编程或预编程的IMC操作来支持映射到其上的应用的可缩放执行和数据流。 | ||
| 搜索关键词： | 用于 存储器 计算 缩放 阵列 架构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于普林斯顿大学理事会，未经普林斯顿大学理事会许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202180026183.2/，转载请声明来源钻瓜专利网。
