[发明专利]层叠器件晶片的形成方法在审
| 申请号： | 202210778357.7 | 申请日： | 2022-07-04 |
| 公开（公告）号： | CN115700901A | 公开（公告）日： | 2023-02-07 |
| 发明（设计）人： | 陈之文;小日向恭祐;寺西俊辅;川合章仁 | 申请（专利权）人： | 株式会社迪思科 |
| 主分类号： | H01L21/68 | 分类号： | H01L21/68;H01L21/18 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 乔婉;于靖帅 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供层叠器件晶片的形成方法，无需在与器件芯片对应的矩形状的区域内形成对位用的对准标记而能够将器件晶片彼此对位来进行贴合。该层叠器件晶片的形成方法具有将第1器件晶片与第2器件晶片贴合的贴合步骤，贴合步骤包含如下的位置调整步骤：利用拍摄单元拍摄形成于第1器件晶片的正面侧的外周部且位于与器件对应的矩形状的区域外的第1规定线和形成于第2器件晶片的正面侧的外周部且位于与器件对应的矩形状的区域外的第2规定线，利用第1规定线和第2规定线来调整第1器件晶片和第2器件晶片的相对位置。 | ||
| 搜索关键词： | 层叠 器件 晶片 形成 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社迪思科，未经株式会社迪思科许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210778357.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：用于显示装置的像素电路
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
