[发明专利]一种堆叠纳米片GAA-FET器件及其制作方法在审
| 申请号： | 202211520310.7 | 申请日： | 2022-11-30 |
| 公开（公告）号： | CN115910794A | 公开（公告）日： | 2023-04-04 |
| 发明（设计）人： | 姚佳欣;魏延钊;张青竹;殷华湘 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/06;H01L29/423;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 卫三娟 |
| 地址： | 100029 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种堆叠纳米片GAA‑FET器件及其制作方法，在衬底上形成第一半导体层和第二半导体层交替层叠的堆叠层；刻蚀堆叠层形成鳍；从外向内刻蚀第一半导体层两端的部分区域，在第一半导体层两端形成第二侧墙；去除第一半导体层释放纳米片沟道，第二半导体层作为沟道；横向刻蚀第二侧墙和沟道区的交叠区域形成空隙；在空隙中形成界面氧化层，以及交替层叠的第一高k介质层和第二高k介质层，直至将空隙完全填充，环绕沟道形成界面氧化层和第三高k介质层，并形成包围沟道的金属栅。形成第一高k介质层和第二高k介质层的超叠层结构，最大程度的抑制电场向源漏区和沟道的交叠区域传导，减弱交叠区域的电场强度，抑制带带隧穿漏电，避免器件关态漏电。 | ||
| 搜索关键词： | 一种 堆叠 纳米 gaa fet 器件 及其 制作方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211520310.7/，转载请声明来源钻瓜专利网。
- 上一篇：计及极端温度的气隙式固封极柱性能测试平台和测试方法
- 下一篇：一种镗孔工装
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
