[其他]在连续系统时钟周期的主存储单元中用于半导体阵列寻址的设备和方法无效
| 申请号： | 87101605 | 申请日： | 1987-02-02 |
| 公开（公告）号： | CN87101605A | 公开（公告）日： | 1987-12-30 |
| 发明（设计）人： | 保罗·J·纳塔施;戴维·C·塞纳奇亚;贝弗利·A·享利 | 申请（专利权）人： | 数字设备公司 |
| 主分类号： | G06F12/00 | 分类号： | G06F12/00 |
| 代理公司： | 中国专利代理有限公司 | 代理人： | 匡少波 |
| 地址： | 美国马*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于选择加到一存储阵列的地址信号组，以及用于将地址信号加到存储阵列，以便容许与完整的地址信号有关的动作的设备。该设备产生大量的控制一个闩锁式缓冲存储器单元的信号。第一个形成信号在地址信号加到系统母线期间保证控制闩锁信号是有效的。第二个形成信号重迭第一个形成信号并将控制缓冲存储单元的信号延长一个小量。第三个形成信号重迭第二个形成信号并将控制缓冲存储器件的信号延长以提供利用存储阵列所必要的时间周期。 | ||
| 搜索关键词： | 连续 系统 时钟 周期 主存 单元 用于 半导体 阵列 寻址 设备 方法 | ||
【主权项】：
1、供一个数据处理系统的一个存储子系统之用的，用于保持施加地址信号到一个在所说的存储子系统中的存储阵列上的设备包括：缓冲存储装置，当输入信号有效时，用于将一组信号加到所说的存储器阵列输入端；第一信号装置，用于相对第一时间周期启动所说的输入信号，所说的第一时间周期至少部分地与把所说的信号组加到所说缓冲存储装置上的时间周期相一致；第二信号装置，用于相对第二时间周期启动所说输入信号，所说的第二时间周期至少部分地与所说第一时间周期相一致；以及第三信号装置，用于相对第三时间周期启动所说输入信号，所说第三时间周期至少部分地与所说第二时间周期相一致。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于数字设备公司，未经数字设备公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/87101605/，转载请声明来源钻瓜专利网。
- 上一篇：采用非锁紧配合装填和密封容器的方法
- 下一篇：细胞分离器及其制作方法
