[发明专利]双微处理机控制系统无效
申请号: | 88102351.5 | 申请日: | 1988-03-31 |
公开(公告)号: | CN1020810C | 公开(公告)日: | 1993-05-19 |
发明(设计)人: | 托马斯·O·霍尔蒂;小托马斯·L·梅雷;韦恩·A·珀申;司各特·W·史密夫 | 申请(专利权)人: | 霍尔韦尼布尔公司 |
主分类号: | G06F13/12 | 分类号: | G06F13/12 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 匡少波,叶凯东 |
地址: | 美国霍尼韦尔*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于异步数据通信系统的微处理机控制系统,包括接收微处理机和发送微处理机连同存储信道线路表用的分页存储器。分立的接收和发送信道号寄存器控制着对分页存储器的访问。控制装置最好是以可编程存储器的形式配备,用以控制信道号的排序,从而使一个微处理机适宜以递增的方式访问各信道,另一微处理机则以递减的方式访问。当一微处理机获得使用某一特定线路表时就排除另一微处理机使用该线路表,直到第一个微处理机暂停使用该线路表为止。 | ||
搜索关键词: | 微处理机 控制系统 | ||
【主权项】:
1、一种数据通信系统,其中有许多设备经由多个通信信道与一计算机系统耦合以便进行通信,且其中有一存储器(22)存储着各信道的信息表,这种信息表个个存储着各信道的通信信息;所述数据通信系统的特征在于包括:与所述存储器耦合的第一数据处理器(10),供控制数据从所述诸设备经由所述诸信道的接收过程;与所述存储器耦合的第二数据处理器(12),供控制数据经由所述诸信道到所述诸设备的发送过程;一装置(104,106,108,90,92),用于控制所述第一和第二数据处理器,以便通过以相应顺序访问所述存储器中的所述信息表控制数据在所述信道中的通信,但同时也供防止两个处理器同时访问同一个信息表,从而防止两个处理器同时控制数据在同一个信道上进行的通信。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于霍尔韦尼布尔公司,未经霍尔韦尼布尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/88102351.5/,转载请声明来源钻瓜专利网。