[发明专利]一种具有顶部衬底接触的半导体集成电路的制造方法

摘要

一种新颖的而且经过改进的半导体器件制造方法，提供一种具有一个低的电阻的顶部衬底接触的器件。该顶部衬底连接增强了该器件的抗闭锁性，而且适宜应用于各种带式自动键合(TAB)封装工艺。

主权项

1.一种在一块衬底上制造半导体器件的方法，所说器件具有一顶部表面，该表面包括一连接到衬底的电接触，所说方法包括下列步骤：在该衬底上形成一外延层；在该外延层上形成一层二氧化硅；其特征在于，将该层二氧化硅刻图，以同时形成至少一个衬底接触孔和至少一个半导体元件孔，所说这些孔穿过二氧化硅层延伸到外延层的表面；通过各所述孔，将浓度比较低的杂质引进外延层；在半导体元件孔上形成一层临时的光致抗蚀层；仅通过衬底接触孔将浓度较高的杂质引进外延层；除去临时的光致抗蚀层；以及将各所说杂质从外延层向下扩散。以使该配置在衬底接触孔之下的浓度较高的杂质穿过外延层延伸至衬底，从而在衬底和绝缘层之间提供一低阻通路，而配置在半导体元件孔之下的浓度较低的杂质仅在部分外延层中扩散，从而提供一适合的区域以形成一或一个以上的半导体元件。