[发明专利]高速异步数据接口无效

专利信息
申请号: 90101835.X 申请日: 1990-03-30
公开(公告)号: CN1046057A 公开(公告)日: 1990-10-10
发明(设计)人: 安德鲁·詹姆斯·皮克林;伊安·詹姆斯·劳里 申请(专利权)人: GEC-普列斯长途电讯有限公司
主分类号: G06F3/00 分类号: G06F3/00
代理公司: 中国专利代理有限公司 代理人: 郭伟刚,程天正
地址: 英国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种高速异步数据传输用的数字数据接口名义上准备集成到通信系统的元件芯片中。结合其用CMOS集成电路技术的实现来描述所述系统。然而所包含技术可容易地应用到其它技术。该接口使用曼彻斯特双相标志的时钟和数据的编码并由接收器抽取时钟和数据信号。而且,使用这种Manchester码使得代码扰动易于用作同步方式的帧标志。时钟抽取和数据检测电路的实质在于使用校正的延迟线元件将数据瞬变压缩在编码输入信号中,这样便可检测出时钟瞬变,根据这些瞬变可产生时钟。
搜索关键词: 高速 异步 数据 接口
【主权项】:
1、一种高速异步数据接口,包含至少一个接口发射器和至少一个接口接收器,以及互连发射器和接收器的传输线,通过所述传输线将数据从发射器传输到接收器,其中,每个接收器包括与安排产生输出数据的数据对齐电路相连接的数据编码器和数据时钟抽取电路,所述高速异步数据接口的特征在于:数据时钟抽取电路包含锁存器,该锁存器对数据的每个瞬态在输入端接收来自瞬态检测器的置位脉冲,使该锁存器的输出变为逻辑低电平,将其输出耦合到传送低电平并产生复位锁存器的复位脉冲的延迟线,并将锁存器输出恢复为逻辑高电平,其中,锁存器复位时所产生的数据相关瞬态脉冲这时被取代而从锁存器的输出抽取出时钟信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于GEC-普列斯长途电讯有限公司,未经GEC-普列斯长途电讯有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/90101835.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top