[发明专利]存储器输出缓冲器预充电控制电路

摘要

存贮器的一种输出缓冲预充电电路包括在地址转换后的恒定时间内工作的脉冲产生器；由无效数据输出状态和所述的脉冲产生器产生的脉冲状态联合的控制电路；和一个预充电电路，该电路在无效数据为高电平时是输出数据放电到差不多高阻抗电压值，而在无效数据为低电平时是输出数据充电到差不多是高阻抗电压值。

主权项

1.一种用于动态随机存取存储器(DRAM)单元的输出缓冲器预充电电路，包括有一个锁存器1的输出缓冲器5；控制电路2，3，用来在收到所述锁存器1的输出和控制信号φTRST之后输出数据；MOS晶体管，它们由所述控制电路2，3驱动；一个预充电脉冲产生部分10，用于响应地址转换信号ATS输出控制预充电脉冲DCPP；一个预充电部分9，它用来接收所述输出缓冲器5的输出DOUT其特征在于：所述输出缓冲器预充电电路还包括一个数据转换信号产生部分15，而该数据转换信号产生部分包括：MOS晶体管M7，M8，用来接收加到控制极上的所述控制信号，和有选择地发送数据信号DB，DB，以使数据信号DIP和DφP分别被送至该预充电部分9；锁存器11和12，它们与所述MOS晶体管M7，M8相连；与非门ND1，ND2，用来接收来自所述预充电脉冲产生部分10的所述控制预充电的脉冲DCPP；和反向器I7，I8，而所述与非门的输出分别与所述反向器输入相连；以及上述预充电电路部分9还包括MOS晶体管M5，M6，其控制极分别接收来自所述转换信号产生部分15的所述数据信号