[发明专利]用于测试随机存取存储器的高速写方法无效
| 申请号： | 90104919.0 | 申请日： | 1990-06-20 |
| 公开（公告）号： | CN1018401B | 公开（公告）日： | 1992-09-23 |
| 发明（设计）人： | 崔勲;徐东一 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 马铁良,匡少波 |
| 地址： | 南朝鲜京*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种在存储装置(DRAM)中改进的高速写测试方法，通过该方法能够在内部或在外部把相同的数据写入存储装置的存储单元阵列的所有存储单元。位线的排列方式是，在整个存储单元阵列中位线B/L和B/L是交替的，以便使一条字线仅与一种位线(B/L或B/L)相连，由数据控制器构成的数据供给电路根据与被选字线相连的位线种类控制输入/输出驱动器。 | ||
| 搜索关键词： | 用于 测试 随机存取存储器 速写 方法 | ||
【主权项】：
1、一种用于在随机存取存储器装置中测试随机存取存储器的高速写方法，该随机存取存储器装置包括：用于把行地址信号传送到存储单元阵列的传送装置，上述传送装置包括行地址缓冲器和译码器；用于供给要写入存储单元阵列中每一个存储单元的数据的数据供给装置，上述数据供给装置具有输入/输出驱动器和数据供给部件；具有多个如第一存储区和第二存储区的存储单元阵列，上述多个存储区中的每一个都包括读放电路和存储单元；以及用于把存储单元阵列的第一和第二存储区与数据供给装置相连的门电路装置，上述门电路被连接在位线(B/L和B/L)和输入/输出线(I/O和I/O之间，该方法包括以交替方式排列位线对(B/L和B/L)，在整个存储单元阵列的第一和第二存储区中，位线对(B/L和B/L)的相对位置总是相同的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/90104919.0/，转载请声明来源钻瓜专利网。
- 上一篇：将钢水导入连铸结晶器的沉浸式浇注管
- 下一篇：泵或马达的容量控制机构
