[发明专利]半导体存储器件无效
| 申请号： | 90106779.2 | 申请日： | 1990-07-31 |
| 公开（公告）号： | CN1021998C | 公开（公告）日： | 1993-09-01 |
| 发明（设计）人： | 崔勲;徐东一 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C8/02 | 分类号： | G11C8/02 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 郭伟刚,匡少波 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种带有正常列和冗余列的半导体存储器件包括用于指定正常列的正常列译码器和用于指定冗余列的冗余列译码器以使来自正常列的位与来自冗余列的位相组合，从而提供一套无缺陷的全部位组。这可通过使正常列译码器和冗余列译码器一起操作来实现。本申请涉及减少半导体存储器件中功率损耗及所要求的冗余存储器单元数量的问题。 | ||
| 搜索关键词： | 半导体 存储 器件 | ||
【主权项】：
1.一种半导体存储器件，包括：一存储器单元的阵列，分为第一和第二套，所述第一套是正常存储器阵列，所述第二套是冗余存储器阵列；第一和第二套中的多条行或列的线路，它们与各自所述存储器单元相连接；用于启动所述第一套线路的第一列译码器装置；用于启动所述第二套线路的第二列译码器装置；其特征在于，四个全列线路被分为所述第一和第二套存储器阵列的两套列的线路，这样，头两套列线路耦合到所述第一列译码装置，后两套列线路耦合到所述第二列译码装置；在平行试验模式中，所述第一和第二套列线路安排成一组，响应于输入到所述两个列译码装置的信号而同时被启动，而在冗余模式下，所述第一和第二套列线路安排为响应于输入到所述列相应列译码装置的信号而分别被启动。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/90106779.2/，转载请声明来源钻瓜专利网。
