[发明专利]编码装置

摘要

本编码装置由数据源(VSS)、编码电路(ENC)及作为监护电路(PPC)一部分的缓冲电路(BUFC)级联组成。监护电路(PPC)在每个测量间隔结束时测量该间隔内的数据输出率，从而确定了所述测得的数据输出率所属的区间。如果数据输出率不满足预定的概率分布，则所产生的告警信号(AL)就会通过选通装置(AG、GC)将一个具有较低输出率的相应时钟信号(CL0-3)加到缓冲电路(BUFC)的读出输入端(RO)，使缓冲电路(BUFC)的数据输出率得到降低。

主权项

1.由一个数据源(VSS)、一个编码电路(ENC)和一个缓冲电路(BUFC)级联而成的编码装置，所述缓冲电路(BUFC)是一个当数据输出率不满足数据输出率的预定概率分布函数(CCP-CR)时使所述缓冲电路的数据输出率降低的监护电路(PPC)的一个部件，所述编码装置的特征是：所述监护电路(PPC)有一个接到所述编码电路(ENC)的数据输出端(TXD3)上的统计测量电路(SMC)在每个测量间隔结束时，所述统计测量电路(SMC)测出该测量间隔的数据输出率(CR)，产生一个指示所测得的数据输出率是属于一组相接的数据输出率区间(BRIO-2、3-4、5-6、7-8、9-10、11)中的哪个区间的区间信号(SCA-F)，并且还为这个区间产生一个指示在下一个测量间隔内是否必需暂时降低所述缓冲电路(BUFC)的数据输出率的告警信号(AL：0、AL0-3、1)，所述监护电路(PPC)还有一个受所述告警信号(AL)控制的数据输出率减小电路(CRRC)，该电路控制缓冲电路(BUFC)的一个读出输入端(RO)。